Intel (インテル) は2026年10月22日(現地時間)、ドワーケシュ・パテル氏を同社の最先端工場に招き、技術リーダーシップ層との間で将来の半導体チップと人工知能 (AI) による需要増への対応策について議論した。パテル氏は2日間の視察を通じて、半導体業界が直面する課題と革新的な技術開発について理解を深め、インテルの戦略的な取り組みが浮き彫りになった。
ドワーケシュ・パテル氏は、将来のコンピューターチップの進化を理解するため、インテルの最先端製造工場を訪問し、技術リーダーシップと直接面談しました。人工知能 (AI) の演算能力は過去10年間で毎年3倍のペースで成長していると指摘されていますが、インテルの最高技術責任者 (CTO) によると、現在のチップ製造ツールの世界的な在庫では、最先端ウェハー生産を2倍に増やすのが限界であると現状を説明しました。
次世代の半導体技術としては、ゲートオールアラウンドトランジスタ (gate-all-around transistors)、バックサイドパワー (backside power)、CFET、そしてハイブリッドボンディング (hybrid bonding) などが挙げられています。これらの先進的な技術は、将来のチップがどのように進化していくかを示す重要な方向性です。
インテルのクリス・オース氏は、新しいプロセスノードの開発プロセスについて詳細に説明しました。例えば、「14A」ノードは3年以上の開発期間を経ており、現在は製造プロセスの最終調整段階にあります。約2,000にも及ぶ工程のそれぞれを微調整することで、製造能力と再現性を確保しています。欠陥の特定には、インライン計測 (inline metrology) や最終段階の電気テスト (electrical test) といった手法が用いられています。
同社は過去に、10ナノメートル (10 nanometer) ノードの製造開始が2016年の目標から2018年へと遅延した経験を持っています。この遅延は株価の下落を引き起こし、一方で台湾積体電路製造 (TSMC) の株価が上昇する結果となりました。オース氏は、この経験から一つのノードに過度なイノベーションを集中させることを避け、予測可能な開発スケジュールを優先するという教訓を得たと述べました。半導体生産における主要なボトルネックの一つには、ASMLのEUVマシンなどの製造ツールが挙げられています。
ドワーケシュ・ポッドキャスト (Dwarkesh Podcast) が報じたこの議論は、インテルが直面する技術的挑戦と、その克服に向けた戦略的なアプローチを明確に示しています。
参考: Dwarkesh Podcast (アーカイブ) — 2026年10月23日 00:02 (JST)