NVIDIAは2026年8月26日(現地時間)、ハイパースケーラーやAIイノベーター向けに半カスタムAIインフラ構築を支援するため、NVIDIA NVLink Fusionを次世代高帯域メモリ技術であるNVIDIA NVHBMで拡張したと発表した。このNVHBMは、XPU (アクセラレーター処理装置) に高いメモリ性能と効率性をもたらす。Amazonのアンナプルナ・ラボ (Annapurna Labs) がこのNVHBM技術に最初に取り組む予定であり、AWSとNVIDIAのNVLink Fusionにおける協業継続の一環となる。
NVIDIA NVHBMは、従来のHBMアーキテクチャでXPUダイ上に配置されていたメモリコントローラをHBMベースダイに統合する。この3D HBMスタックへのメモリコントローラ統合により、標準HBM4Eと比較して最大30%高いメモリ帯域幅と15%低いHBM消費電力を実現し、XPUコンピュートダイ上の領域を最大25%解放する。
NVIDIAはNVHBMの実装標準を確立しており、複数のメモリプロバイダーから提供される。これにより、複数のサプライヤーにわたるメモリの統合と認定に必要なエンジニアリング作業が軽減され、NVLink Fusionの顧客はカスタムAIチップをより迅速に市場に投入できるとNVIDIAは説明している。
Amazonのアンナプルナ・ラボは、NVLink Fusionに関するNVIDIAとの広範な協業の一環として、最初にNVHBMに取り組む。AWSとNVIDIAはNVLink Fusionでの協業を継続し、アンナプルナ・ラボは次世代TrainiumチップであるTrainium4からNVLink Fusionをサポートする。これにより、AmazonのチップとNVIDIA GPUが共通のラック規模アーキテクチャで連携可能になる。
アンナプルナ・ラボのバイスプレジデントであるナフェア・ブシャラ (Nafea Bshara) 氏は、NVHBMは高帯域メモリの性能と効率を進化させる新しいアーキテクチャ的アプローチを示すものだと述べた。
NVLink Fusionは、パートナー企業がカスタムXPUおよびCPUをNVIDIAのラック規模プラットフォームに接続することを可能にする。パートナーはNVIDIA NVLink chiplets、NVLink-C2C、NVLink Switches、NVIDIA MGX systems and racks、および広範なCPUパートナー、ASIC designers、システムメーカー、テクノロジープロバイダーのエコシステムにアクセスできる。
NVLink Fusionは、NVIDIAのラック規模システムアーキテクチャの各世代で提供され、ハイパースケーラーやAIネイティブ企業が、スケールアップおよびスケールアウトネットワーキング、ラック規模システム、ソフトウェア向けに実績ある技術スタックを使用しながらXPUイノベーションにエンジニアリングリソースを集中できるよう支援する。これにより、半カスタムAIインフラの展開において、より迅速かつ低リスクな経路を提供するとNVIDIAは述べている。
参考: NVIDIA Blog (AI) (アーカイブ) — 2026年8月27日 06:05 (JST)
原文ハイライト"NVHBM delivers up to 30% greater memory bandwidth and 15% lower HBM power consumption"