arXiv cs.LGが2026年9月3日(現地時間)付けで公開した論文は、FinFETデバイス設計における高精度TCADシミュレーションの計算コスト削減を目指す新しい手法を提案した。既存の機械学習サロゲートが抱える物理的知見の欠如や幾何学的転用性の問題を克服するため、物理情報グラフアテンションネットワーク (GAT) サロゲートを開発。これにより、複雑な3D構造の設計空間探索を効率化し、大幅な計算時間短縮を実現する。
レオニード・ポプリホ (Leonid Popryho) 氏らが発表したこの論文では、テトラヘドラルTCADメッシュ上で直接動作し、ドリフト拡散系における基本的な未知量である静電ポテンシャル、電子および正孔の準フェルミ準位をメッシュの各ノードで予測するGATサロゲートが提示されている。
トレーニングプロセスでは、データ損失と有限体積電流連続性残差を組み合わせることで、キャリア輸送物理を目的関数に組み込んでいる。この手法は、メッシュをグラフとして扱うことでサイズ汎化特性を獲得し、少数のフィンメッシュで訓練されたモデルが、GPUメモリの範囲内で大幅に大規模なアレイにも変更なしで適用可能となる。
また、ディープアンサンブルからのノードごとの不確実性に基づいたアクティブラーニングループは、数秒で大量の候補設計をスクリーニングし、最も情報量の多い設計のみを詳細なシミュレーションに回すことが可能となる。マルチフィン・トライゲートFinFETsに対するSentaurus Deviceとのベンチマークテストでは、提案されたサロゲートはドリフト拡散場の再現においてサブボルトのRMSE（二乗平均平方根誤差）を達成し、全シミュレーターと比較して設計あたりのスループットを桁違いに向上させた。特に、直接シミュレートするには計算コストが高すぎる大規模なマルチフィンアレイでは、推論がデバイスあたり1秒未満で完了し、TCADスキャンでは不可能であったデバイススケールにわたるパレートフロント探索を可能にする。この研究は、IEEE/ACM International Conference on Computer-Aided Design (ICCAD 2026) で採択された。
参考: arXiv cs.LG — 2026年9月4日 13:00 (JST)
原文ハイライト"the surrogate reproduces the three drift-diffusion fields with sub-volt per-field RMSE"